Per costruire il proprio processore multi-core Intel ha utilizzato l'attuale tecnologia a 65 nanometri, ma le versioni commerciali, attese sul mercato tra il 2010 e il 2015, adotteranno circuiti con dimensioni di 32 nm o persino inferiori.
Per sottolineare il progresso tecnologico rappresentato dal suo nuovo prototipo, Intel ha ricordato che nel 1996 il primo supercomputer ad aver raggiunto la potenza di 1 TF, l'ASCI Red del Sandia National Laboratory (dismesso lo scorso anno), occupava uno spazio superiore a 185 metri quadrati, era basato su circa 10mila processori Pentium Pro e consumava più di 500 kilowatt di elettricità.
"Le prestazioni su scala tera e la possibilità di trasferire diversi terabyte di dati ricopriranno un ruolo di primo piano nei futuri computer con accesso ubiquitario a Internet, favorendo lo sviluppo di nuove applicazioni per la didattica e la collaborazione e la crescita dell'intrattenimento ad alta definizione su PC, server e palmari", afferma Intel in un comunicato. "Applicazioni come l'intelligenza artificiale, le comunicazioni video istantanee, i videogame fotorealistici, il data mining multimediale e il riconoscimento vocale in tempo reale, ad esempio, che una volta erano ritenute fantascientifiche, potrebbero diventare realtà della vita quotidiana".
La suddivisione di un processore in più core di calcolo porta due principali vantaggi: la possibilità di incrementare le performance senza incidere troppo sui consumi, e l'opportunità di eseguire più operazioni in parallelo in modo estremamente efficiente.
I processori costituiti da decine di core saranno inoltre in grado di comportarsi come una sorta di cluster di server in miniatura, dove i nodi saranno costituti dai singoli nuclei di calcolo: saranno capaci, ad esempio, di distribuire automaticamente il lavoro tra le diverse unità di calcolo in base al loro carico, alla loro temperatura (in modo da far raffreddare le parti troppo calde), alla loro funzionalità (un core potrebbe essere guasto) o alla loro specializzazione (nel caso di core eterogenei, costituiti ad esempio anche da GPU, DSP, decoder video, chip per la crittazione ecc.). I concetti alla base di questa architettura sono ben illustrati in questa presentazione Flash.
Intel ha voluto sottolineare come il suo processore a 80 core sia solo sperimentale, e fornisca oggi un livello di funzionalità limitato. L'azienda non prevede di introdurre sul mercato un chip identico a questo, né è detto che i suoi discendenti debbano avere per forza un numero così elevato di core: è probabile che quella degli 80 core sia una tappa a cui Intel si avvicinerà in modo graduale. La ricerca nel campo dei tera-chip serve però al celebre produttore per sperimentare le prossime tecnologie multi-core, i tipi di interconnessione tra i core e tra la CPU e il computer, e il modo in cui il software dovrà essere progettato per trarre il massimo vantaggio dalle future architetture di computing.
Una nuova architettura multi-core
Una delle novità messe a punto da Intel per il suo giovane prototipo è il tile design, in cui i core più piccoli vengono replicati come "mattonelle", semplificando la progettazione di un chip con molti core. Per migliorare il controllo dei consumi, Intel ha suddiviso ogni core in 21 aree che possono essere attivate o disattivate in modo indipendente. Inoltre, come già succede con i processori odierni, ciascun core può essere messo in stand-by quando non utilizzato.
L'arrivo di questa nuova generazione di processori multicore porterà con sé anche un diverso sistema di collegamento con la memoria RAM: quest'ultima sarà interfacciata direttamente al chip a formare una sorta di "sandwich" di silicio. Tale soluzione, secondo Intel, garantirà una banda passante drasticamente più elevata di quella odierna.
È importante notare come il prototipo non utilizzi il tradizionale insieme di istruzioni x86, bensì l'architettura VLIW (Very Long Instruction Word): quest'ultima, già alla base di Itanium, si presta particolarmente bene a massimizzare il numero di operazioni eseguite in contemporanea. Il rovescio della medaglia è dato dalla necessità di sviluppare compilatori più complessi, fortemente legati alla microarchitettura del chip, e dall'incompatibilità con il vastissimo parco software x86. Quest'ultimo problema, come si vedrà tra poco, può tuttavia essere risolto direttamente a livello hardware.
Al momento non è chiaro se Intel intenda utilizzare la tecnologia VLIW anche nelle versioni commerciali del proprio chip, ma c'è chi afferma che questa sia una mossa praticamente obbligata per spremere a fondo le architetture multi-core.
Già nell'agosto del 2005 Nicholas Blachford, noto esperto britannico di architetture di calcolo, scriveva su The Inquirer che "Intel può creare un processore VLIW con un grande numero di piccoli core a basso consumo e dedicarne uno o più alla traduzione delle istruzioni x86 in istruzioni VLIW ISA". Questa soluzione, per altro simile alla tecnologia Code Morphing di Transmeta, consentirebbe ad Intel di rendere le sue future CPU pienamente compatibili con il codice x86 senza sacrificare le performance.
"Per ridurre l'energia assorbita è necessario ridurre il numero di transistor, specialmente quelli che non forniscono un grande aumento delle performance", ha spiegato Blachford. "Migrando a VLIW, Intel può immediatamente tagliare via gli ingombranti decoder x86". E dal momento che l'analisi del codice parallelo e la sua suddivisione in parti viene effettuata dal compilatore, l'architettura VLIW permette anche di ridurre o eliminare del tutto le unità dedicate all'esecuzione delle istruzioni fuori ordine e alla previsione dei salti. Tutto ciò sembra trovare riscontro nel fatto che il prototipo di Intel, pur se costituito da 80 core, integra "solo" un centinaio di milioni di transistor.
Presso l'ISSCC Intel ha dimostrato le potenzialità del proprio "monster" facendovi girare un'applicazione per la risoluzione delle equazioni differenziali. Con questo software la CPU riesce a esprimere la potenza di 1 TF a 3,16 GHz di clock e di 1,8 TF a 5,7 GHz. Per i dettagli si veda la tabella qui a lato.
Oltre a quello relativo al proprio processore TeraFLOPS, nel corso della ISSCC Intel presenterà altri otto documenti tecnici, tra cui uno dedicato alla microarchitettura Core ed un altro ad una cache a basso consumo per le applicazioni mobili.
Articolo tratto da: Punto Informatico